Arasan發布了一(yi)款全新版本(ben)的(de)MIPI DSI IP，其符(fu)合DSI-2 v1.0規(gui)范，支持FPGA設計在(zai)8Gbps（用(yong)于(yu)(yu)1通(tong)道）運行時高達54.72Gbps的(de)C-PHY v2.0速(su)度。該IP設計用(yong)于(yu)(yu)滿足(zu)FPGA計時限制，以在(zai)不到(dao)200Mhz的(de)較低頻率下運行，同時仍(reng)然(ran)提供必要的(de)帶寬。（全球TMT）
