Arasan發布一(yi)款全新版本的(de)MIPI CSI IP，其符合CSI-2 v2.1規范，支持(chi)FPGA設(she)計高達(da)8Gbps（用(yong)于(yu)1通道(dao)）的(de)C-PHY v2.0速度(du)。該(gai)IP設(she)計用(yong)于(yu)滿足FPGA計時限制(zhi)，以在(zai)較低頻率(lv)下運行，同時仍然(ran)提(ti)供必要的(de)帶寬(kuan)。面向FPGA的(de)MIPI CSI IP可(ke)立即(ji)獲得授(shou)權。（全球TMT）
