北京2014年11月18日電 /美通社/ -- All Programmable 技術和器件的全球領先企業賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天在2014國際超算大會 (Super Computing 2014) 上宣布推出針對 OpenCL?、C 和 C++的S DAccelTM開發環(huan)境，將(jiang)單位(wei)功耗性(xing)能提高達25倍，從而利用 FPGA 實現數(shu)據中心應用加速。SDAccel 是賽靈思 SDx?系(xi)列的最新成員，將(jiang)業界首款支持(chi) OpenCL、C 和(he) C++ 內核(he)任意組合的架構優化編譯器、庫、開發板完美結合在一起，在 FPGA 上首次實現了完全類(lei)似(si) CPU/GPU 的開發和(he)運行時間體驗。
戴爾公司平臺架構與技術及 CTO 辦公室執行總監 Robert Hormuth 指出：“基于 FPGA 的技術有了新的突破，能支持優化的計算應用。在戴爾服務器部署的過程中，簡化編程是決定采用 FPGA 加速器的關鍵障礙。毫無疑問，賽靈思開辟了一(yi)條(tiao)正確的(de)道路，讓開發人(ren)員能夠(gou)借助一(yi)個軟件環境(jing)，提高(gao) FPGA 平臺(tai)用戶的(de)生產力。”
IBM 電源開發副總裁兼 OpenPOWER 基金會總裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表(biao)示：“IBM 高(gao)度(du)贊賞賽靈(ling)思(si)致力于實現其 FPGA 軟件(jian)可編程性(xing)(xing)這一(yi)發展(zhan)方(fang)向。利用 C、C++和(he) OpenCL 創建優化(hua)型 FPGA 加速器的高(gao)度(du)靈(ling)活(huo)性(xing)(xing)和(he)可靠的結果(guo)質(zhi)量，能提(ti)升 IBM 為(wei)客戶帶來更大(da)價值的能力。IBM 堅信 OpenCL 對(dui)提(ti)高(gao)生產力大(da)有裨益，同時我們(men)(men)正(zheng)在(zai)與賽靈(ling)思(si)展(zhan)開緊密合作，將該技術應用到(dao)我們(men)(men)的 OpenPOWER 產品設計中。”
首款針對 OpenCL、C 和 C++ 的架構優化編譯器
SDAccel 的(de)架(jia)構優化編(bian)(bian)譯器相對 CPU 或 GPU，單位功耗性(xing)能提高(gao)達25倍，相對其它 FPGA 解決方案(an)，性(xing)能和(he)資源效率(lv)提高(gao)3倍。SDAccel 采用了(le)(le)已(yi)被1,000多名(ming)程(cheng)序員(yuan)廣泛使用的(de)基礎編(bian)(bian)譯器技術。SDAccel 充分利用該編(bian)(bian)譯器的(de)功能，使軟件開發人員(yuan)能夠利用新的(de)或現有的(de) OpenCL、C 和(he)C++ 代(dai)碼創(chuang)建高(gao)性(xing)能加速器，并針對計(ji)算搜索(suo)、圖像識別(bie)、機器學(xue)習、編(bian)(bian)碼轉換、存(cun)儲壓縮和(he)加密等各種(zhong)數據中心(xin)應用中的(de)存(cun)儲器、數據流和(he)流水(shui)線技術進行了(le)(le)精(jing)心(xin)優化。
在 FPGA 上首次實現完全類似 CPU/GPU 的開發體驗
借助 SDAccel，開(kai)(kai)發(fa)人員能夠(gou)使(shi)用(yong)(yong)其熟(shu)悉的(de)工(gong)作(zuo)流程優(you)化應用(yong)(yong)，而且即便之前沒(mei)有 FPGA 使(shi)用(yong)(yong)經(jing)驗(yan)，也能受(shou)益(yi)于 FPGA 平臺(tai)的(de)優(you)勢。集(ji)成設計環境 (IDE) 不僅(jin)可提供(gong)編碼(ma)模板和(he)軟件庫，而且還(huan)(huan)能對各種開(kai)(kai)發(fa)目標進行編譯、調試和(he)特性分析(xi)，如(ru)在(zai) X86平臺(tai)上仿(fang)真(zhen)、使(shi)用(yong)(yong)快速仿(fang)真(zhen)進行性能驗(yan)證以及在(zai) FPGA 處理器(qi)上進行本地執(zhi)行等。IDE 可在(zai)數據中心用(yong)(yong) FPGA 平臺(tai)上執(zhi)行應用(yong)(yong)。該(gai)平臺(tai)配套(tao)提供(gong)面(mian)向所有支持開(kai)(kai)發(fa)目標的(de)自動儀器(qi)插入功(gong)能。此(ci)外(wai)，SDAccel 還(huan)(huan)經(jing)過精心設計，使(shi) CPU/GPU 開(kai)(kai)發(fa)人員能夠(gou)輕松(song)將其應用(yong)(yong)遷(qian)移到 FPGA 上，同時還(huan)(huan)可在(zai)他們熟(shu)悉的(de)工(gong)作(zuo)流程中維護和(he)復用(yong)(yong) OpenCL、C 和(he) C++代碼(ma)。
綜合全面的 SDAccel 環(huan)境包括編程器用 IDE、基于C語言(yan)的 FPGA 優(you)化(hua)庫，以及數據(ju)中心(xin)用現成(cheng)商用 (COTS) 平(ping)臺。
SDAccel 庫包(bao)括(kuo)用于高性(xing)能低功耗(hao)實現方案的(de)內置 OpenCL 函數(shu)(shu)、DSP、視頻(pin)以及線(xian)性(xing)代數(shu)(shu)庫。針對特定領域加速，賽靈思聯盟合作成(cheng)員 Auviz Systems 提供了精(jing)心優化的(de) OpenCV 和 BLAS OpenCL 兼容型軟(ruan)件庫。原有的(de) COTS 成(cheng)員包(bao)括(kuo) Alpha Data、Convey、Pico Computing，預計2015年(nian)年(nian)初(chu)還將增加更(geng)多成(cheng)員。
在 FPGA 上首次實現完全與 CPU/GPU 的運行時間體驗
只有 SDAccel 能夠(gou)支(zhi)持帶有多(duo)個(ge)程(cheng)序和(he)類(lei)似 CPU/GPU 按需可(ke)加(jia)載計(ji)算(suan)單(dan)元(yuan)(yuan)(yuan)的(de)(de)應用(yong)。與 CPU/GPU 類(lei)似，SDAccel 對于 FPGA 解決方(fang)案的(de)(de)獨特之(zhi)處，在(zai)于能夠(gou)保持程(cheng)序轉換過(guo)程(cheng)中(zhong)(zhong)的(de)(de)系統(tong)(tong)正常工作(zuo)。SDAccel 是業界唯一能夠(gou)創建(jian)可(ke)在(zai)應用(yong)運行過(guo)程(cheng)中(zhong)(zhong)加(jia)載新加(jia)速(su)器(qi)內核(he)的(de)(de) FPGA 計(ji)算(suan)單(dan)元(yuan)(yuan)(yuan)的(de)(de)環境(jing)。 在(zai)整(zheng)個(ge)應用(yong)執行過(guo)程(cheng)中(zhong)(zhong)，存儲器(qi)、以太網、PCIe®和(he)性能監控器(qi)等關鍵系統(tong)(tong)接(jie)口和(he)功能均保持工作(zuo)狀態。即時可(ke)重配置的(de)(de)計(ji)算(suan)單(dan)元(yuan)(yuan)(yuan)可(ke)讓多(duo)個(ge)應用(yong)共(gong)享 FPGA 加(jia)速(su)器(qi)。例如通過(guo)對運行系統(tong)(tong)編(bian)程(cheng)，可(ke)支(zhi)持圖像搜索(suo)、視頻轉碼和(he)圖像處理(li)之(zhi)間的(de)(de)切換。
供貨情況
賽靈思(si)在美國新奧(ao)爾(er)良市(shi)舉行的2014國際超算大(da)會上實(shi)時演示(shi)了 SDAccel 產(chan)品。如需了解更(geng)多(duo) SDAccel 早期(qi)試用(yong)版的功能(neng)，敬(jing)請(qing)聯(lian)系(xi)本地的銷售代表。如欲了解更(geng)多(duo)詳情，敬(jing)請(qing)訪問(wen)：。
該產品基于已發布的 Khronos 規(gui)范，有望通過 Khronos 一(yi)致性測(ce)試(shi)過程。如欲了解有關當前的一(yi)致性測(ce)試(shi)狀態，敬(jing)請(qing)訪問(wen)：。
2014 年11月18日 -- 客戶證言
Xilinx宣布推出針對OpnCL、C和 C++的SDAccel開發環境，將數據中心的單位功耗性能提高達25倍
戴爾公司平臺架構與技術及 CTO 辦公室執行總監 Robert Hormuth 指出：“基于 FPGA 的技術有了新的突破，能支持優化的計算應用。在戴爾服務器部署的過程中，簡化編程是決定采用 FPGA 加速器的關鍵障礙。毫(hao)無疑問，賽靈(ling)思開(kai)辟(pi)了一(yi)條正確的道路，讓開(kai)發人員能夠借助(zhu)一(yi)個(ge)軟件環(huan)境，提高 FPGA 平臺用戶的生產力(li)。”
IBM電源開發副總裁兼 OpenPOWER 基金會總裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表(biao)示：“IBM 高(gao)度贊賞(shang)賽靈(ling)思致(zhi)力(li)(li)于實現其 FPGA 軟件可編程(cheng)性(xing)這(zhe)一發展方向。利(li)用 C、C++和 OpenCL 創建優(you)化型(xing) FPGA 加速(su)器(qi)的高(gao)度靈(ling)活性(xing)和可靠的結果質量(liang)，能(neng)提升(sheng) IBM 為客戶帶(dai)來(lai)更大價值的能(neng)力(li)(li)。IBM 堅信 OpenCL 對提高(gao)生產力(li)(li)大有(you)裨益，同時我們(men)正在與(yu)賽靈(ling)思展開緊密(mi)合作，將該技(ji)術(shu)應用到我們(men)的 OpenPOWER 產品設計(ji)中(zhong)。”
Keysight Technologies 公司 Keysight 實驗室副總裁兼總監 Steve Newton 表示：“作(zuo)為(wei)賽靈思的(de)(de)長(chang)期客戶，我們對于(yu)賽靈思推出 SDAccel 而(er)帶來的(de)(de)突破性技術(shu)感到激動(dong)不已(yi)。我們非常期待使用(yong)這款產品并讓我們的(de)(de)新一代產品受益于(yu) OpenCL 異構計算環(huan)境。”
Alpha Datas 的 CEO Adam Smith 表示：“Alpha Data 的(de)(de)(de)高(gao)性能(neng)(neng)、半長、半高(gao) ADM-PCIE-7V3 Virtex-7 FPGA 電路板(ban)可為賽靈思面向(xiang) OpenCL、C 和 C++的(de)(de)(de) SDAccel 開發環境提供有(you)力(li)支(zhi)持。SDAccel 與我們電路板(ban)的(de)(de)(de)完美(mei)組合能(neng)(neng)夠讓 OpenCL 應(ying)用(yong)開發人員在數(shu)據(ju)中心數(shu)據(ju)處理、系統建模和市場(chang)分析等應(ying)用(yong)中實現最(zui)理想的(de)(de)(de)單(dan)位功耗(hao)性能(neng)(neng)。”
Auviz Systems 創始人兼 CEO Nagesh Gupta 表(biao)示：“Auviz Systems 面向開發人(ren)員提供的基于 C 語言的 FPGA 優化庫可(ke)與賽(sai)靈思 SDAccel 加速(su)開發環境配合使(shi)(shi)用。Auviz 使(shi)(shi)用 SDAccel 架構(gou)優化編譯器成功創建 OpenCV 庫，不僅可(ke)大幅提高開發人(ren)員的生產力，同時在 FPGA 上實現了(le)比 CPU 和 GPU 更加出色(se)的性能(neng)。”
Convey Computer Corporation 的 CEO Bruce Toal 表示(shi)：“Convey Wolverine 協處理器與(yu)賽靈思面(mian)向 OpenCL、C 和 C++ 的 SDAccel 開發環境這(zhe)樣的高(gao)(gao)級編程工具配合(he)使用，能夠實現高(gao)(gao)性能的數據(ju)(ju)中心應用加速功能。基于 FPGA 的加速器可減少(shao)數據(ju)(ju)中心部署的系統平(ping)臺數量并降低功耗，從(cong)而將性價比(bi)提高(gao)(gao)到新的水平(ping)。”
Pico Computing 的(de) CEO Jalme Cummins 表示：“Pico Computing 模塊(kuai)化、高度可擴展、基于(yu) FPGA 的(de) HPC 系(xi)統(tong)支持(chi)(chi)賽(sai)靈(ling)思 SDAccel 加速開(kai)發(fa)環境，能為賽(sai)靈(ling)思支持(chi)(chi)的(de)所(suo)有器件系(xi)列提供(gong)較佳(jia)性(xing)能，堪稱(cheng)從事成像、生物信息學(xue)、聯網(wang)、學(xue)術和其它(ta)高性(xing)能計(ji)算應用的(de) OpenCL 開(kai)發(fa)人員(yuan)的(de)理想選擇。”
關于SDx
SDx 是面向系統和軟件工程(cheng)師的一系列開發環境。SDx 讓具備較少甚(shen)至沒有(you) FPGA 專業(ye)知識的開發人員也能夠利用高(gao)級(ji)編程(cheng)語言充分發揮可(ke)編程(cheng)硬(ying)件和業(ye)界標準處理器的功能優勢。如欲(yu)了解更多詳情(qing)，敬請訪問：。
關于賽靈思
賽靈思(si)(si)是 All Programmable 器件、SoC 和(he) 3D IC 的全(quan)球領先供應商。賽靈思(si)(si)公司行(xing)業領先的產品與(yu)新一代設計環境以(yi)及 IP 核(he)完(wan)美地(di)整合在一起，可滿足(zu)客戶對可編(bian)程(cheng)邏輯乃至可編(bian)程(cheng)系(xi)統(tong)集成的廣泛(fan)需(xu)求。如(ru)需(xu)了(le)解更多(duo)信息，敬請訪(fang)問賽靈思(si)(si)中文網站： 。
追隨賽靈思：
賽靈思-優酷：
賽靈思新浪微博：
賽靈(ling)思中(zhong)文用戶社區論壇：
