北京2018年(nian)8月3日電 /美通社(she)/ -- 本文將探討如何選擇用于(yu)熱插拔(ba)的MOSFET（金(jin)氧(yang)半(ban)場(chang)效晶(jing)體管）。

當電源與其負載突然斷開時，電路寄生電感元件上的大電流擺動會產生巨大的尖峰電壓，對電路上的電子元件造成十分不利的影響。與電池保護應用類似，此處MOSFET可以將輸入電源與其他電路隔離開來。但此時，FET的作用并不是立即斷開輸入與輸出之間的連接，而是減輕那些具有破壞力的浪涌電流帶來的嚴重后果。這需要通過一個控制器來調節輸入電壓（V_IN）和輸出電壓（V_OUT）之(zhi)間MOSFET上(shang)的柵源偏壓，使MOSFET處于(yu)飽(bao)和(he)狀態(tai)，從而阻止可(ke)能通過的電流（見圖1）。

圖(tu)1：簡化的熱插拔電路

首先要為(wei)(wei)FET考慮的(de)是(shi)選(xuan)擇(ze)合適的(de)擊(ji)穿電壓(ya)，一(yi)般為(wei)(wei)較大輸(shu)入電壓(ya)的(de)1.5到(dao)2倍。例如(ru)，12V系統(tong)通常(chang)為(wei)(wei)25V或30V FET，而(er)48V系統(tong)通常(chang)為(wei)(wei)100V或在(zai)(zai)某些情(qing)況下達到(dao)150V FET。下一(yi)個考慮因素(su)應該(gai)是(shi)MOSFET的(de)安全工作(zuo)區(qu)（SOA），如(ru)數據表中(zhong)的(de)一(yi)條曲線。它特別有助于指(zhi)示MOSFET在(zai)(zai)短時功率浪(lang)涌(yong)期間(jian)是(shi)如(ru)何(he)影(ying)響熱(re)擊(ji)穿的(de)，這與(yu)在(zai)(zai)熱(re)插(cha)拔應用中(zhong)必須吸收(shou)的(de)情(qing)況并無二致。由于安全操作(zuo)區(qu)域（SOA）是(shi)進行適當選(xuan)擇(ze)重要的(de)標準，請參照了解MOSFET數據表-SOA圖，該(gai)文詳細介紹TI如(ru)何(he)進行測量，然后生成設備數據表中(zhong)顯示的(de)MOSFET的(de)SOA。

對于設計師而言，關鍵的問題是FET可能會經受的較大浪涌電流（或預計會限制到輸出）是多大，以及這種浪涌會持續多久。了解了這些信息，就可以相對簡單地在設備數據表的SOA圖上查找相應的電流和電壓差。
例如，如果設計輸入電壓為48V，并且希望在8ms內限制輸出電流不超過2A，設計師可以參考CSD19532KTT、CSD19535KTT和CSD19536KTT SOA的10ms曲線（圖2），并推斷出后兩種設備可能行得通，而CSD19532KTT則不行。由于CSD19535KTT已經擁有足夠余量，對此種應用來說，更昂貴的CSD19536KTT可(ke)能提供(gong)過高的性能。

圖2：三種不同100V D2PAK MOSFET的SOA

假定環(huan)境溫(wen)度(du)為25?C，與在數(shu)據表上測量(liang)SOA的情況相同(tong)。由于最終應用可能暴(bao)露于更熱的環(huan)境中，所以必(bi)須按照環(huan)境溫(wen)度(du)與FET較大結溫(wen)之(zhi)比，按比例為SOA降(jiang)(jiang)額。例如(ru)，最終系(xi)統(tong)的較高環(huan)境溫(wen)度(du)是70?C，可以使用公(gong)式1為SOA曲(qu)線降(jiang)(jiang)額：

SOA曲線降額

在這種情況下，CSD19535KTT的10ms，48V能力將從~2.5A降至~1.8A。由此推斷出特定的FET可能不再適合該應用，從而設計師應該改選CSD19536KTT。

值得注意的(de)(de)是，這(zhe)種降額方(fang)法假設(she)(she)MOSFET恰好在較大結溫下發生故障，雖(sui)然通常不(bu)會如此。假設(she)(she)在SOA測試中測得的(de)(de)失效點實際(ji)上發生在200?C或其他任意較高溫度下，計(ji)算的(de)(de)降額將更接近統(tong)一。也就是說，這(zhe)種降額方(fang)法的(de)(de)計(ji)算不(bu)是保守的(de)(de)算法。

SOA還將決定MOSFET封(feng)裝類型。D2PAK封(feng)裝可以容納大(da)型硅芯片，所以它們在更高(gao)功率(lv)的應用中(zhong)非常流(liu)行。較(jiao)小(xiao)(xiao)的5mm×6mm和3.3mm×3.3mm四方扁平無引線（QFN）封(feng)裝更適合低功率(lv)應用。為抵御小(xiao)(xiao)于5 - 10A的浪涌電流(liu)，FET通常與控制器(qi)集成在一(yi)起。

以下是幾個注意點：

當針對熱插拔應用時，對于FET在飽和區工作的任何情況，設計師都可以使用相同的SOA選擇過程，甚至可以為OR-ing應用、以太網供電（PoE）以及低速開關應用（如電機控制）使用相同的FET選擇方法，在MOSFET關斷期間，會出現相當高的V_DS和I_DS的重疊。

熱插拔是一種傾向于使用表面貼裝FET的應用，而不是通孔FET（如TO-220或I-PAK封裝）。原因在于短脈沖持續時間和熱擊穿事件發生的加熱非常有限。換句話說，從硅結到外殼的電容熱阻元件可以防止熱量快速散失到電路板或散熱片中以冷卻結點。芯片尺寸的函數 - 結到外殼的熱阻抗（R_θJC）很重要，但封裝、電路板和系統散熱環境的函數 - 結到環境熱阻抗（R_θJA）要(yao)小得(de)多。出于(yu)同樣(yang)的原(yuan)因，很(hen)難看到散熱(re)片(pian)用于(yu)這些應用。

設計(ji)人員經(jing)常假定目(mu)錄中較(jiao)低電(dian)阻的(de)(de)MOSFET將具(ju)有(you)(you)(you)較(jiao)強的(de)(de)SOA。這背后的(de)(de)邏輯是 - 在(zai)相同(tong)的(de)(de)硅片(pian)(pian)生(sheng)產(chan)(chan)中較(jiao)低的(de)(de)電(dian)阻通常表明封裝內部有(you)(you)(you)較(jiao)大的(de)(de)硅芯(xin)(xin)片(pian)(pian)，這確實(shi)產(chan)(chan)生(sheng)了更(geng)(geng)好的(de)(de)SOA性能和(he)更(geng)(geng)低的(de)(de)結至外殼熱(re)阻抗。然(ran)而(er)，隨著硅片(pian)(pian)的(de)(de)更(geng)(geng)新迭代提高了單(dan)位面積(ji)電(dian)阻（RSP），硅片(pian)(pian)也傾向(xiang)于增加電(dian)池(chi)密度。硅芯(xin)(xin)片(pian)(pian)內部的(de)(de)單(dan)元結構越密集，芯(xin)(xin)片(pian)(pian)越容易發(fa)生(sheng)熱(re)擊穿。這就是為什么具(ju)有(you)(you)(you)更(geng)(geng)高電(dian)阻的(de)(de)舊(jiu)一代FET有(you)(you)(you)時也具(ju)有(you)(you)(you)更(geng)(geng)好SOA性能的(de)(de)原因。總之(zhi)，調(diao)查和(he)比較(jiao)SOA是非常有(you)(you)(you)必要(yao)的(de)(de)。

請在TI官網了解更多各種熱插拔控制器的(de)信息(xi)。本文末(mo)尾的(de)表1-3重點介紹了用于(yu)熱插(cha)拔的(de)一些設備(bei)，它們為(wei)SOA功能提供了部分參考值。

更多信息請查閱MOSFET選項博客系列。

表1：用于12V熱插拔的MOSFET

表2：用于24V熱插拔的MOSFET

表3：用于48V熱插拔的MOSFET

作者：德州(zhou)儀器(qi)Brett Barr