深圳2019年8月16日 /美通社/ -- 由博聞創意舉辦的“第三屆中國系統級封裝大會”（SiP Conference China 2019）將于2019年9月10日-11日在深圳益田威斯汀酒店(dian)隆重(zhong)召開。本次大會被廣泛認為是中國至(zhi)關重(zhong)要的SiP大會，將涵蓋11項(xiang)熱(re)門(men)議題和(he)40+國內外重(zhong)磅演講嘉賓，分享面(mian)向(xiang)5G、手(shou)機(ji)、loT和(he)可穿戴設備等應用(yong)的SiP系統解決方(fang)案，并圍繞SiP測試(shi)、組裝工(gong)藝與技(ji)術，帶來(lai)先(xian)進的5G材料和(he)基片解決方(fang)案，共(gong)同(tong)探尋SiP業務與技(ji)術趨勢(shi)。
查看會議日程請登錄：//www.cetimes.com/sip/cn/program.html
在(zai)摩(mo)(mo)爾定律提出的(de)(de)前三十年，新工藝制(zhi)程(cheng)的(de)(de)研發并不(bu)困(kun)難(nan)(nan)，但隨著(zhu)特征尺(chi)寸越(yue)來越(yue)接近宏觀物(wu)理(li)和量子物(wu)理(li)的(de)(de)邊界，現在(zai)先(xian)進工藝制(zhi)程(cheng)的(de)(de)研發越(yue)來越(yue)困(kun)難(nan)(nan)，研發成本也(ye)越(yue)來越(yue)高。如果(guo)工藝制(zhi)程(cheng)繼續按照摩(mo)(mo)爾定律所說(shuo)的(de)(de)以指(zhi)數級的(de)(de)速度(du)縮小特征尺(chi)寸，會(hui)遇到兩個阻(zu)礙(ai)(ai)(ai)，首先(xian)是經濟學的(de)(de)阻(zu)礙(ai)(ai)(ai)，其次是物(wu)理(li)學的(de)(de)阻(zu)礙(ai)(ai)(ai)。由于兩大阻(zu)礙(ai)(ai)(ai)的(de)(de)存在(zai)，繼續簡單粗暴地縮小特征尺(chi)寸將會(hui)變(bian)得越(yue)來越(yue)困(kun)難(nan)(nan)。為了解決阻(zu)礙(ai)(ai)(ai)問題，產(chan)業界和學術(shu)界給(gei)出了三個方向，一是“More Moore繼續深度(du)摩(mo)(mo)爾”，二是“More than Moore超越(yue)摩(mo)(mo)爾”，三是“Beyond CMOS超越(yue)CMOS”。
針對(dui)“More Moore繼續深度摩(mo)爾(er)”和“More than Moore超越摩(mo)爾(er)”這(zhe)兩(liang)條路徑，分(fen)別誕生了兩(liang)種產品SoC（System On a Chip系(xi)統級芯片(pian)）和SiP（System In a Package系(xi)統級封(feng)裝）。SoC是(shi)摩(mo)爾(er)定(ding)律繼續往下走(zou)下的(de)產物(wu)(wu)，而SiP則是(shi)實(shi)(shi)現(xian)超越摩(mo)爾(er)定(ding)律的(de)重要路徑。兩(liang)者(zhe)都是(shi)實(shi)(shi)現(xian)在芯片(pian)層面(mian)上(shang)實(shi)(shi)現(xian)小(xiao)型化和微型化系(xi)統的(de)產物(wu)(wu)。
根據(ju)國際半(ban)導體路線(xian)組織(zhi)（ITRS）的(de)(de)(de)定義：SiP（System In a Package系(xi)統級封裝(zhuang)）為將多(duo)(duo)個(ge)具有(you)不(bu)同(tong)(tong)(tong)功(gong)能(neng)的(de)(de)(de)有(you)源電子(zi)元件與可(ke)選無(wu)源器(qi)(qi)件，以(yi)及(ji)諸如MEMS或者光(guang)學器(qi)(qi)件等(deng)其他元器(qi)(qi)件優先(xian)組裝(zhuang)到一起(qi)，實現一定功(gong)能(neng)的(de)(de)(de)單個(ge)標準(zhun)封裝(zhuang)件，形成(cheng)(cheng)一個(ge)系(xi)統或者子(zi)系(xi)統。簡而言(yan)之，SiP是(shi)(shi)將多(duo)(duo)種功(gong)能(neng)芯(xin)片(pian)，包(bao)括(kuo)處理器(qi)(qi)、存(cun)儲器(qi)(qi)等(deng)功(gong)能(neng)芯(xin)片(pian)集成(cheng)(cheng)在一個(ge)封裝(zhuang)內，從(cong)(cong)而實現一個(ge)基本完整的(de)(de)(de)功(gong)能(neng)。與SoC（System On a Chip系(xi)統級芯(xin)片(pian)）相(xiang)對應。不(bu)同(tong)(tong)(tong)的(de)(de)(de)是(shi)(shi)系(xi)統級封裝(zhuang)是(shi)(shi)采用不(bu)同(tong)(tong)(tong)芯(xin)片(pian)進行并排(pai)或疊加的(de)(de)(de)封裝(zhuang)方(fang)式，而SOC則(ze)是(shi)(shi)高(gao)度集成(cheng)(cheng)的(de)(de)(de)芯(xin)片(pian)產品。從(cong)(cong)封裝(zhuang)發展的(de)(de)(de)角度來看，SiP是(shi)(shi)SoC封裝(zhuang)實現的(de)(de)(de)基礎。
半(ban)導體(ti)技術向多(duo)元化(hua)轉型是未來市場增長(chang)動(dong)(dong)力。從130納米(mi)(mi)(mi)到28納米(mi)(mi)(mi)時(shi)代(dai)(dai)(dai)都屬于“一枝(zhi)獨秀(xiu)”，例如130納米(mi)(mi)(mi)/90納米(mi)(mi)(mi)時(shi)代(dai)(dai)(dai)的(de)臺式(shi)電(dian)腦 、65納米(mi)(mi)(mi)時(shi)代(dai)(dai)(dai)的(de)移動(dong)(dong)電(dian)腦、40/28納米(mi)(mi)(mi)時(shi)代(dai)(dai)(dai)的(de)大數據 ，20/16/14納米(mi)(mi)(mi)時(shi)代(dai)(dai)(dai)的(de)移動(dong)(dong)智能終端；摩(mo)爾定律(lv)放(fang)緩后，進(jin)入(ru)后摩(mo)爾時(shi)代(dai)(dai)(dai)，相關多(duo)元化(hua)技術加入(ru)推(tui)動(dong)(dong)市場規(gui)模持續增長(chang)，已經從“一枝(zhi)獨秀(xiu)”來到“百花齊(qi)放(fang)”，例如10納米(mi)(mi)(mi)時(shi)代(dai)(dai)(dai)的(de)邊緣計算、AR/VR，再到7/5/3納米(mi)(mi)(mi)時(shi)代(dai)(dai)(dai)，更是有物聯網、5G通信、智能汽車(che)、人工智能等(deng)推(tui)動(dong)(dong)市場增長(chang)。
面(mian)對(dui)多元化進程中市場新的應用需求，如更(geng)高的計算能力（More computation power）、更(geng)多功能要求（More Functional requirement）、高頻（high frequency）、低功耗（low power consumption），異(yi)質系統集成是關鍵解決方案(an)之一(yi)，當然也(ye)可以按照摩(mo)爾定(ding)律繼續艱(jian)難前行。
事實上，集(ji)(ji)(ji)成(cheng)(cheng)電路（Integrated Circuit）中集(ji)(ji)(ji)成(cheng)(cheng)是(shi)電路永恒(heng)的(de)追求。人類為(wei)了追求芯(xin)片的(de)性(xing)能(neng)和功能(neng)，一直都(dou)走在集(ji)(ji)(ji)成(cheng)(cheng)的(de)道(dao)路上。在集(ji)(ji)(ji)成(cheng)(cheng)電路發(fa)明60多年來，從最早期(qi)的(de)晶體(ti)(ti)(ti)管(guan)集(ji)(ji)(ji)成(cheng)(cheng)（SSI到(dao)MSI到(dao)LSI到(dao)VLSI再(zai)到(dao)今天的(de)ULSI）；當晶體(ti)(ti)(ti)管(guan)集(ji)(ji)(ji)成(cheng)(cheng)到(dao)了億級(ji)時，再(zai)想要集(ji)(ji)(ji)成(cheng)(cheng)更多的(de)晶體(ti)(ti)(ti)管(guan)，成(cheng)(cheng)本(ben)將大(da)大(da)增(zeng)加，于是(shi)出現了芯(xin)片集(ji)(ji)(ji)成(cheng)(cheng)，就是(shi)通常所(suo)說的(de)SoC（System On a Chip系統級(ji)芯(xin)片）；也出現了封(feng)裝集(ji)(ji)(ji)成(cheng)(cheng)，就是(shi)本(ben)文所(suo)指的(de)SiP；也包括板級(ji)集(ji)(ji)(ji)成(cheng)(cheng)(SoB,System on board或Board-Level Sysem Integration)。
系(xi)統(tong)集(ji)成(cheng)將造成(cheng)集(ji)成(cheng)電路產業鏈（晶圓代(dai)工Foundry、委(wei)外封測代(dai)工OSAT、電子制造服務EMS和系(xi)統(tong)廠商）各有重(zhong)疊重(zhong)整，帶來新的競爭和機遇。
SiP技(ji)術的集成(cheng)方式比較(jiao)靈活多樣(yang)，具(ju)有更(geng)大(da)的設計自由(you)度，進入市場(chang)的周(zhou)期比較(jiao)短，研究開發費用(yong)也(ye)較(jiao)SoC低，NRE(Non-Recurring Engineering)費用(yong)也(ye)比較(jiao)低，所以(yi)雖然無法(fa)完全取代具(ju)有更(geng)高集成(cheng)度水平的單芯(xin)片(pian)硅集成(cheng)技(ji)術SoC，但可在某些(xie)應用(yong)市場(chang)上作為一種(zhong)變(bian)通(tong)方案代替SoC。特別是針對有更(geng)多功(gong)(gong)(gong)能(neng)、更(geng)高頻(pin)率(lv)、更(geng)低功(gong)(gong)(gong)耗(hao)需求的應用(yong)市場(chang)，包括5G通(tong)信用(yong)的射(she)頻(pin)前端、物(wu)聯網用(yong)的傳感器芯(xin)片(pian)、智能(neng)汽車用(yong)的功(gong)(gong)(gong)率(lv)芯(xin)片(pian)，SiP將(jiang)發揮更(geng)多優勢。
而(er)相比SoB技術(shu)時，SiP技術(shu)能提供更佳性(xing)能指標、更小尺寸的(de)產(chan)品，以(yi)滿足系(xi)統的(de)需求(qiu)。
相比較而言，SoC、SiP、SoB三大集成技術中，SiP具有(you)更多的(de)優勢(shi)，也將(jiang)有更多(duo)的機遇，或將(jiang)成為(wei)大贏家(jia)。
由博聞創意舉辦的“第三(san)屆中國系統級封裝大會”（SiP Conference China 2019）被(bei)廣(guang)泛認為(wei)是中國至關(guan)重(zhong)要的SiP大會，本次(ci)大會將涵(han)蓋(gai)11項(xiang)熱門議題和40+國內外重(zhong)磅演講嘉賓，分(fen)享面向5G、手(shou)機、loT和可穿戴設備等應用(yong)的SiP系統解決方案，并圍繞SiP測(ce)試、組(zu)裝工(gong)藝(yi)與技(ji)術，帶來先(xian)進的5G材料和基片解決方案，共同探尋SiP業(ye)務與技(ji)術趨勢(shi)。
查看會議日程請登錄：//www.cetimes.com/sip/cn/program.html
時間：2019年9月10日(ri)-11日
地點：深圳益田威斯汀酒店
主(zhu)辦方：博(bo)聞創(chuang)意會展(zhan)（深(shen)圳）有限公司
