加州山景(jing)城2020年(nian)5月26日 /美通(tong)社/ --
摘要：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）今天宣布推出面向高性能嵌入式應用的全新DesignWare® ARC® HS5x和HS6x處理(li)(li)器(qi)(qi)IP系列(lie)。32位ARC HS5x和(he)64位HS6x處理(li)(li)器(qi)(qi)有單核和(he)多核版(ban)本(ben)，采用一種新的超(chao)標量ARCv3指(zhi)令集架構(ISA)，在典型條件下，可在16納米工藝(yi)技術中實現(xian)高達(da)8750 DMIPS的單核性能，是目(mu)前性能最高的ARC處理(li)(li)器(qi)(qi)。
新款(kuan)ARC HS處(chu)理器(qi)的(de)(de)(de)多(duo)(duo)核(he)版本包(bao)(bao)括一個創新的(de)(de)(de)互連結構，可連接(jie)多(duo)(duo)達(da)12個核(he)心，支(zhi)持(chi)(chi)多(duo)(duo)達(da)16個硬(ying)件加速器(qi)的(de)(de)(de)接(jie)口(kou)，同(tong)時(shi)保持(chi)(chi)核(he)心之間的(de)(de)(de)一致(zhi)性(xing)。這些處(chu)理器(qi)可配置(zhi)用于實時(shi)運(yun)行，或配置(zhi)支(zhi)持(chi)(chi)對(dui)稱多(duo)(duo)處(chu)理(SMP) Linux和(he)其他高(gao)端操作(zuo)系統的(de)(de)(de)高(gao)級內存管(guan)理單(dan)元(MMU)。為了加速軟(ruan)件開(kai)發(fa)，ARC HS5x和(he)HS6x處(chu)理器(qi)由ARC MetaWare開(kai)發(fa)工具套件提供支(zhi)持(chi)(chi)，可生成高(gao)效代碼。新款(kuan)ARC HS處(chu)理器(qi)可滿足各種高(gao)端嵌入式應用的(de)(de)(de)功耗、性(xing)能和(he)面積要求，包(bao)(bao)括固態硬(ying)盤(SSD)、汽車(che)控(kong)制和(he)信息娛樂、無線(xian)基帶、無線(xian)控(kong)制和(he)家庭網絡。
憶芯科技首席科學(xue)家Bruce Cheng表示：“高端嵌入(ru)式應用的(de)(de)設(she)計人員在(zai)持續(xu)的(de)(de)壓(ya)力下，需要在(zai)有(you)限的(de)(de)功耗和面積預(yu)算(suan)內(nei)增(zeng)加內(nei)存空間(jian)，同時實(shi)現更高的(de)(de)性能。新(xin)思科技新(xin)推出的(de)(de)32位ARC HS5x和64位HS6x處(chu)理(li)器的(de)(de)多核功能，使我(wo)們能夠將功耗與性能效率提升(sheng)至全新(xin)水平，這是(shi)目前市場上的(de)(de)其他處(chu)理(li)器無法提供的(de)(de)。”
The Linley Group高(gao)級分析師(shi)Mike Demler表示：“網絡、存儲和(he)無(wu)線設備等(deng)高(gao)端(duan)嵌(qian)入式(shi)系統變得越來越復雜(za)，需(xu)要(yao)在不影響能(neng)效的前提下增強處理器功能(neng)和(he)性(xing)能(neng)。新(xin)思科技新(xin)推出(chu)的ARC HS5x和(he)HS6x CPU不僅可(ke)以滿足這些(xie)需(xu)求，也提供了支(zhi)持(chi)未來嵌(qian)入式(shi)系統所(suo)需(xu)的可(ke)配置性(xing)和(he)可(ke)擴展性(xing)。”
ARC HS5x和(he)(he)(he)ARC HS6x處(chu)理(li)(li)(li)器(qi)基于新(xin)的(de)(de)(de)(de)(de)ARCv3 ISA，支持(chi)(chi)(chi)各種(zhong)32位(wei)(wei)(wei)和(he)(he)(he)64位(wei)(wei)(wei)指(zhi)(zhi)令。這些處(chu)理(li)(li)(li)器(qi)具(ju)(ju)有(you)(you)(you)高(gao)速10級、雙發射流水線(xian)(xian)，在功耗和(he)(he)(he)面(mian)積有(you)(you)(you)限的(de)(de)(de)(de)(de)情況下提高(gao)了(le)(le)功能單(dan)元的(de)(de)(de)(de)(de)利用率(lv)。HS5x處(chu)理(li)(li)(li)器(qi)的(de)(de)(de)(de)(de)32位(wei)(wei)(wei)流水線(xian)(xian)可以執(zhi)行(xing)所(suo)有(you)(you)(you)ARCv3 32位(wei)(wei)(wei)指(zhi)(zhi)令，而HS6x處(chu)理(li)(li)(li)器(qi)的(de)(de)(de)(de)(de)64位(wei)(wei)(wei)流水線(xian)(xian)和(he)(he)(he)寄存器(qi)文件(jian)可以執(zhi)行(xing)32位(wei)(wei)(wei)和(he)(he)(he)64位(wei)(wei)(wei)指(zhi)(zhi)令。此(ci)外(wai)，ARC HS6x支持(chi)(chi)(chi)64位(wei)(wei)(wei)虛擬(ni)地(di)址(zhi)空(kong)間和(he)(he)(he)52位(wei)(wei)(wei)物理(li)(li)(li)地(di)址(zhi)空(kong)間，可以直(zhi)接尋址(zhi)當(dang)前(qian)和(he)(he)(he)未來(lai)的(de)(de)(de)(de)(de)大內存，并支持(chi)(chi)(chi)128位(wei)(wei)(wei)加載和(he)(he)(he)存儲，以實現(xian)高(gao)效的(de)(de)(de)(de)(de)數(shu)據移動(dong)。ARC HS5x和(he)(he)(he)HS6x處(chu)理(li)(li)(li)器(qi)的(de)(de)(de)(de)(de)多(duo)核(he)(he)版本都包(bao)括(kuo)先進的(de)(de)(de)(de)(de)高(gao)帶(dai)寬(kuan)處(chu)理(li)(li)(li)器(qi)內部(bu)互(hu)連，通(tong)過異(yi)步(bu)時鐘和(he)(he)(he)高(gao)達800 GB/s的(de)(de)(de)(de)(de)內部(bu)聚合(he)帶(dai)寬(kuan)來(lai)簡(jian)化開發和(he)(he)(he)時序收斂(lian)。為了(le)(le)進一步(bu)簡(jian)化多(duo)核(he)(he)配(pei)置中(zhong)的(de)(de)(de)(de)(de)物理(li)(li)(li)設計和(he)(he)(he)時序收斂(lian)，每個(ge)核(he)(he)位(wei)(wei)(wei)于自(zi)己的(de)(de)(de)(de)(de)功率(lv)域中(zhong)，并且與其(qi)他核(he)(he)具(ju)(ju)有(you)(you)(you)異(yi)步(bu)時鐘關系。新(xin)的(de)(de)(de)(de)(de)128位(wei)(wei)(wei)矢量浮點(dian)單(dan)元支持(chi)(chi)(chi)F16、F32和(he)(he)(he)F64操(cao)作，具(ju)(ju)有(you)(you)(you)2個(ge)周(zhou)期的(de)(de)(de)(de)(de)累積延遲。跟所(suo)有(you)(you)(you)ARC處(chu)理(li)(li)(li)器(qi)一樣(yang)，HS5x和(he)(he)(he)HS6x處(chu)理(li)(li)(li)器(qi)都高(gao)度可配(pei)置，并采(cai)用ARC Processor EXtension (APEX)技術(shu)，支持(chi)(chi)(chi)自(zi)定義指(zhi)(zhi)令，可滿足每個(ge)目(mu)標應(ying)用的(de)(de)(de)(de)(de)獨特性能、功耗和(he)(he)(he)面(mian)積要求。
HS5x和(he)(he)HS6x處(chu)理(li)(li)器由(you)新思(si)科技(ji)的(de)(de)ARC MetaWare開發(fa)工(gong)具(ju)(ju)套件(jian)提供支(zhi)持，其(qi)(qi)中包括一個針(zhen)對處(chu)理(li)(li)器超標量架構(gou)進行優化(hua)的(de)(de)高級(ji)C/C++編(bian)(bian)譯器，一個用(yong)于調(diao)(diao)試(shi)和(he)(he)分析代碼的(de)(de)多核(he)調(diao)(diao)試(shi)器，以及一個用(yong)于硬(ying)件(jian)前軟(ruan)件(jian)開發(fa)的(de)(de)快速指令集模擬(ni)器(ISS)。周期(qi)精確的(de)(de)模擬(ni)器可用(yong)于設計優化(hua)和(he)(he)驗證。處(chu)理(li)(li)器的(de)(de)開源(yuan)軟(ruan)件(jian)支(zhi)持包括Zephyr實(shi)時操作系統、優化(hua)的(de)(de)Linux內(nei)核(he)、GNU編(bian)(bian)譯器集合(GCC)、GNU調(diao)(diao)試(shi)器(GDB)和(he)(he)相關的(de)(de)GNU編(bian)(bian)程(cheng)實(shi)用(yong)程(cheng)序（二進制工(gong)具(ju)(ju)）。第三方(fang)合作伙伴提供了其(qi)(qi)他(ta)硬(ying)件(jian)和(he)(he)軟(ruan)件(jian)工(gong)具(ju)(ju)，使開發(fa)人(ren)員能夠靈活地為其(qi)(qi)設計項目選擇最(zui)好(hao)和(he)(he)最(zui)熟悉的(de)(de)工(gong)具(ju)(ju)。
新思科技IP營銷與戰略高(gao)(gao)級副總裁John Koeter表(biao)示：“固態(tai)硬盤、無線控制(zhi)和(he)家庭(ting)網(wang)絡等嵌(qian)入(ru)式(shi)應(ying)用正變得越來越復雜，需要(yao)在有(you)限的(de)功耗和(he)面積預算內顯著(zhu)提高(gao)(gao)性能。隨(sui)著(zhu)全新ARCv3 ISA的(de)發(fa)布以及ARC HS5x和(he)HS6x處理(li)器的(de)推(tui)出(chu)，設計人員(yuan)可以滿足(zu)當(dang)今和(he)未來嵌(qian)入(ru)式(shi)設計日益增長的(de)性能需求。”
上市和資源
DesignWare ARC HS5x和HS6x處理器定于2020年第三季度上市。新款處理器將包(bao)括ARC HS56、HS57D、HS58、HS66、HS68和各自的多核版本（HS56MP、HS57DMP、HS58MP、HS66MP、HS68MP）。
DesignWare IP核簡介
新思科技是面向芯片設計提供高質量的經芯片驗證的IP核解決方案的領先供應商。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP整合進芯片，新思科技IP Accelerated計劃提供IP原型設計套件、IP軟件開發套件和IP子系統。新思科技對IP核質量的廣泛投資、全面的技術支持以及強大的IP開發方法使設計人員能夠降低整合風險，并加快上市時間。垂詢DesignWare IP核詳情，請訪問//www.synopsys.com/designware。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發我們日常所依賴的電子產品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發揮著越來越大的領導作用。無論您是創建高級半導體的片上系統(SoC)設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創新性的、高質量的、安全的產品。有關更多信息，請訪問www.synopsys.com。
編輯聯系人：
