加州山(shan)景城2019年11月(yue)12日 /美(mei)通社/ --
重點：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布與臺積公司(TSMC)達成合作，在其5奈米 FinFET 強化版（N5P）制程技術上開發一系列廣泛的DesignWare®接口IP核、邏輯庫、嵌入式存儲器和一次性可編程非易失性存儲器(NVM)IP核。依托臺積公司5奈米（N5）制程開發的DesignWare IP核解決方案，設(she)計人員能夠在(zai)移動和(he)云計算設(she)計方面實現性能、密度和(he)功耗目標。此次(ci)合(he)作(zuo)進(jin)一(yi)步(bu)強化了兩家(jia)公司長(chang)期合(he)作(zuo)關系，為設(she)計人員提(ti)供(gong)降(jiang)低(di)風險、實現芯片差異化和(he)加快產品上(shang)市所需的高質量IP核。
臺積(ji)公司設計(ji)基礎架構(gou)管(guan)理部高級總監Suk Lee 表示(shi)：“近20年來(lai)，臺積(ji)公司一直與新思科(ke)技緊密合作，在(zai)最(zui)(zui)先進的(de)(de)工藝上提供經驗證的(de)(de)廣(guang)泛DesignWare IP核(he)，幫助共同客(ke)戶加快推出產品。我(wo)們對此(ci)次合作成果(guo)感到(dao)非常滿意(yi)，它令設計(ji)人員能夠加快其先進的(de)(de)移動和(he)云計(ji)算芯(xin)片項目的(de)(de)進度，同時獲得(de)臺積(ji)公司最(zui)(zui)新業界領先制程技術所帶來(lai)的(de)(de)全面性能和(he)功耗優勢，。”
新(xin)思(si)(si)科(ke)技解決方(fang)案事業部營(ying)銷(xiao)副總(zong)裁John Koeter 表示：“作為接(jie)口IP核(he)(he)的(de)領先供應商(shang)，新(xin)思(si)(si)科(ke)技持續(xu)在(zai)最新(xin)工藝技術開發(fa)高質量IP核(he)(he)方(fang)面進(jin)(jin)行重大投資，讓設(she)計人(ren)員能夠獲得性能、功(gong)耗和面積優勢，實(shi)現(xian)芯片差異(yi)化(hua)。我們與臺(tai)積公司合作利用(yong)N5P制程開發(fa)新(xin)思(si)(si)科(ke)技DesignWare IP核(he)(he)，幫助設(she)計人(ren)員實(shi)現(xian)其積極的(de)設(she)計目標(biao)并(bing)加快項目進(jin)(jin)度。”
上市
基于(yu)臺(tai)積公司N5P制程上開發的DesignWare接口和基礎IP核定于(yu)2019年第四季度推出。
新思(si)科技DesignWare IP簡介(jie)
新思科技是面向芯片設計提供高質量硅驗證IP解決方案的領先供應商。新思科技廣泛的DesignWare IP組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP整合進芯片，新思科技IP Accelerated計劃提供IP原型設計套件、IP軟件開發套件和IP子系統。新思科技對IP質量的廣泛投資、全面的技術支持以及強大的IP開發方法使設計人員能夠降低整合風險，并加快上市時間。垂詢新思科技DesignWare IP詳情，請訪問//www.synopsys.com/zh-cn/designware-ip.html。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發我們日常所依賴的電子產品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發揮著越來越大的領導作用。無論您是創建高級半導體的芯片(SoC)設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創新性的、高質量的、安全的產品。有關更多信息，請訪問www.synopsys.com。
前瞻性聲明
本新(xin)(xin)聞稿(gao)包(bao)含(han)1934年《證券(quan)交(jiao)(jiao)易法》第21E款所界(jie)定的(de)(de)前瞻(zhan)性(xing)(xing)聲(sheng)(sheng)(sheng)明(ming)，包(bao)括(kuo)利用臺積公司N5P 制程技術開發(fa)的(de)(de)DesignWare接口和(he)(he)(he)基(ji)礎IP相關預期發(fa)布及相關效益的(de)(de)聲(sheng)(sheng)(sheng)明(ming)。這(zhe)些(xie)IP包(bao)括(kuo)USB、DisplayPort、DDR、LPDDR、HBM、PCI Express、以太網、MIPI和(he)(he)(he)HDMI。所有非歷史事實(shi)聲(sheng)(sheng)(sheng)明(ming)都可能被視作前瞻(zhan)性(xing)(xing)聲(sheng)(sheng)(sheng)明(ming)。這(zhe)些(xie)聲(sheng)(sheng)(sheng)明(ming)涉及已知和(he)(he)(he)未知風險(xian)、不(bu)(bu)確(que)定性(xing)(xing)及其(qi)他因(yin)素(su)，可能導致實(shi)際結(jie)果(guo)、時(shi)間(jian)表(biao)或者成(cheng)果(guo)與前瞻(zhan)性(xing)(xing)聲(sheng)(sheng)(sheng)明(ming)中(zhong)表(biao)述或暗(an)示的(de)(de)內容產(chan)生(sheng)巨(ju)大差(cha)異。這(zhe)些(xie)風險(xian)和(he)(he)(he)不(bu)(bu)確(que)定性(xing)(xing)包(bao)括(kuo)產(chan)品時(shi)間(jian)表(biao)和(he)(he)(he)開發(fa)計劃，或互操作性(xing)(xing)、性(xing)(xing)能和(he)(he)(he)功(gong)率問題。有關其(qi)他可能適(shi)用的(de)(de)風險(xian)和(he)(he)(he)不(bu)(bu)確(que)定性(xing)(xing)，請參(can)見新(xin)(xin)思(si)科技最(zui)近提交(jiao)(jiao)的(de)(de)10-Q表(biao)季度報(bao)告(gao)中(zhong)的(de)(de)“風險(xian)因(yin)素(su)”部(bu)分。新(xin)(xin)思(si)科技沒有義(yi)務公開更新(xin)(xin)任何(he)前瞻(zhan)性(xing)(xing)聲(sheng)(sheng)(sheng)明(ming)，也無責任提供(gong)真(zhen)實(shi)結(jie)果(guo)與前瞻(zhan)性(xing)(xing)聲(sheng)(sheng)(sheng)明(ming)產(chan)生(sheng)顯著差(cha)異的(de)(de)原因(yin)，即使(shi)未來可以獲得新(xin)(xin)的(de)(de)信息。
編輯聯系人：
